삼성전자[05930]는 나노(10억분의 1ｍ)급 반도체에 적용할 수 있는 설계 및 공정부문 신기술을 개발했다고 27일 밝혔다. `다마신 게이트(Damascene Gate)'와 `RCAT(Recess Channel Array Transistor)'로 불리는 신기술은 50나노급 이하의 차세대 메모리반도체에 핵심적으로 적용된다. `다마신 게이트' 기술은 전통 도자기 제작기술인 상감기법을 활용한 것으로 기존에는 박막을 증착한 후 사진 및 식각공정을 통해 금속산화막반도체 트랜지스터의전극인 게이트(Gate)를 형성했었으나, 신기술은 사진 및 식각공정으로 게이트 영역을 먼저 형성한 후 그 자리에 게이트용 물질인 폴리 실리콘을 채운다는 점이 다르다. 삼성전자는 이 기술을 통해 50나노급에서 세계 최고수준의 동작 특성을 확보했고 20나노급 트랜지스터에도 적용이 가능하다는 점을 확인했다고 말했다. RCAT 기술은 누설 전류(Leakage)를 최소화함으로써, 누설전류로 인한 데이터 소멸을 방지하기 위해 주기적으로 정보를 다시 써넣는 `리프레시' 작업의 주기를 2배이상 개선한 것으로 전력소모를 줄여 D램의 단점을 대폭 보완하고 원가경쟁력도 높일 수 있게 됐다고 회사측은 설명했다. 삼성전자는 리프레시 특성상 한계점으로 알려진 80나노급에서 이미 RCAT 기술의적용이 성공했고, 50나노급 이하에서도 적용이 가능할 것으로 전망했다. 삼성전자는 "부분적으로는 양산성 검토까지 이미 끝마친 상태"라며 "나노급 반도체의 상용화를 앞두고, 메모리반도체 공정 및 설계 측면에서 경쟁업체들보다 한걸음 앞서 나가는 기술을 확보하게 됐다는데 의의가 있다"고 말했다. (서울=연합뉴스) 김남권기자 south@yna.co.kr