TSMC, 3나노 일정 두 차례나 미뤄져
3나노 양산 일정 삼성과 TSMC 비슷해질듯
파운드리(반도체 위탁생산) 업계 1위 대만 TSMC가 추진 중인 차세대 초미세 공정인 3나노(nm·1나노는 10억분의 1m) 공정 가동 계획이 예정보다 늦어질 것이라고 중국 IT(정보기술) 매체 기즈차이나 등 외신들이 1일(현지시간) 보도했다.

보도에 따르면 이르면 올해 말 3나노 공정 시제품을 생산할 계획이던 TSMC는 내년 2분기로 재차 연기했다. 앞선 지난 4월 TSMC는 3나노 공정 시험 생산 일정을 신종 코로나바이러스 감염증(코로나19) 여파로 당초 계획한 이달 말에서 올해 말로 늦추겠다고 공식 발표한 바 있다.

3나노 공정 기술을 먼저 개발한 건 삼성전자지만 공정 구현에 앞서가는 건 TSMC다. TSMC가 3나노 공정 프로젝트에 지출한 비용은 무려 61조5000억원(1조5000억 대만달러)에 달한다. 다만 시험 생산 일정이 미뤄진다면 3나노 공정 양산 계획 또한 2022년 초중반에서 그해 중반에서 말로 늦춰질 것으로 전망된다. 삼성전자 역시 3나노 공정 양산 시점을 2022년으로 잡고 있다.

3나노 공정에 관심이 쏠리는 것은 공정의 회로선폭이 좁을수록 작은 크기에도 고성능의 반도체 부품을 만들 수 있어서다. 제조업체들의 플래그십(전략) 개발 경쟁 과정에선 초미세 공정으로 만든 반도체 부품이 절대적으로 필요하다. TSMC에 따르면 핀펫 트렌지스터 기술로 생산된 3나노칩은 현재 반도체 업계에서 구현할 수 있는 가장 미세한 수준의 최첨단 기술로 평가받는 5나노칩에 비해 소비전력은 약 7% 감소하고 전력 소비 비율(처리속도)은 약 15% 높다.

다만 TSMC는 관련 보도를 모두 부인했다. 예정대로 내년 1분기 안으로 3나노 공정에서의 시험 생산이 완료돼 2022년 하반기엔 양산이 시작될 것이라고 밝혔다.
삼성전자 평택캠퍼스/사진제공=삼성전자

삼성전자 평택캠퍼스/사진제공=삼성전자

삼성전자는 파운드리 사업을 계획대로 진행하며 TSMC를 장기적인 템포로 따라붙겠다는 입장이다. 지난해 업계 최초로 화성 S3 라인에 극자외선(EUV) 기반 7나노 양산을 시작했던 삼성은 최근 경기도 평택캠퍼스에 두 번째 EUV 전용 파운드리 생산라인을 구축했다고 밝혔다. 2030년까지 비메모리 분야 1위로 올라서겠다고 공언한 '반도체 비전 2030'의 후속 조치 중 하나다.

EUV 기기는 1대당 단가가 1500억∼2000억원에 달하는 고가 장비지만 반도체의 고성능과 생산성을 동시에 확보할 수 있는 차세대 기술로 여겨진다. 파장이 짧은 EUV 광원을 사용해 반도체 웨이퍼에 회로를 새겨 보다 세밀한 반도체 회로 패턴을 구현할 수 있다. 또 복잡한 멀티 패터닝 공정도 줄일 수 있다. 10나노 이하 초미세공정 가동을 위해선 필수적이다. TSMC 역시 마찬가지. 글로벌 파운드리 기업 중 '유이'하게 EUV 공정을 도입한 양사가 초미세공정 경쟁에 열을 올리는 구도가 연출된 셈이다.

삼성전자는 올 하반기 화성에서부터 5나노 제품 양산에 나서고, 이후 평택 파운드리 라인에서도 주력 생산할 예정이다. 다만 현재 5나노 양산 경쟁에 앞서있는 건 TSMC다. TSMC는 이미 지난 4월부터 5나노 공정 본격 양산에 들어갔다. 이 공정에서 생산되는 제품들은 주 고객사인 애플, AMD, 퀄컴, 하이실리콘 등의 차세대 기기에 탑재될 것으로 보인다.

아직까지는 TSMC와 삼성전자의 격차는 크다는게 업계의 분석이다. 시장조사업체 트렌드포스에 따르면 올 1분기 파운드리 산업 매출이 지난해에 비해 30% 성장한 가운데 TSMC는 작년 1분기 48.1%에서 4분기 연속 글로벌 시장점유율이 상승해 54.1%까지 올라왔다. 반면 삼성전자의 점유율은 15.9%로 전년 보다 3.2%포인트 줄었다.

배성수 한경닷컴 기자 baebae@hankyung.com

ⓒ 한경닷컴, 무단전재 및 재배포 금지