VTFET 웨이퍼 [사진=한국IBM 제공]
VTFET 웨이퍼 [사진=한국IBM 제공]
삼성전자와 IBM이 기존 '핀펫'(finFET) 공정 칩의 갑절에 해당하는 성능을 보인 신규 반도체 설계방식 'VTFET'(Vertical Transport Field Effect Transistor)를 15일 발표했다.

VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있도록 설계했다. 양사는 곧 한계에 부딪힐 것으로 예상됐던 '반도체 회로 내 집적되는 트랜지스터 수가 2년마다 2배씩 증가한다'는 이른바 '무어의 법칙'을 앞으로 여러 해 동안 이어갈 수 있게 됐다고 설명했다.

양사는 이 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 아래위로 전류를 흐르게 하는데 성공했다고 밝혔다. 전통적인 반도체 칩은 수평으로 전류가 흐르도록 설계됐다.

특히 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원하는 이 설계 방식은 기존 핀펫 공정 칩 대비 2배 성능을 보이거나 전력 사용량을 85% 절감한다는 게 회사 측 설명이다.

IBM은 새로운 VTFET 아키텍처가 개발됨에 따라 현행 나노 공정의 한계를 뛰어넘어 반도체 성능 확장을 지속할 수 있고 1주일간 충전 없이도 사용할 수 있는 휴대전화 배터리를 개발할 수 있다고 강조했다.

또 암호화폐 채굴, 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량과 탄소 배출량을 절감하는 것은 물론 전력 소비량이 낮은 사물인터넷(IoT) 및 엣지 기기를 확대해 해양부표, 자율주행차, 우주선 등 보다 다양한 환경에서 기기를 운용할 수 있도록 지원한다고 덧붙였다.

한편 IBM은 삼성전자가 5나노 노드에 기반한 IBM 칩을 생산할 것이라고 밝혔다. 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다.

무케시 카레 IBM 리서치 하이브리드 클라우드 및 시스템 담당 부사장은 "오늘 발표한 기술은 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공한다"며 "IBM과 삼성은 반도체 설계 부문 혁신은 물론 '하드 테크'를 추구해 나가는 데 함께 노력하고 있다"고 말했다.
VTFET 웨이퍼 [사진=한국IBM 제공]
VTFET 웨이퍼 [사진=한국IBM 제공]
강경주 한경닷컴 기자 qurasoha@hankyung.com