금성일렉트론 중앙연구소(소장 천동우)는 최근 64MD램 설계와 관련된
2종의 신기술을 개발, IEEE(국제전기전자공학회)에 발표하고 이를 미국
에 특허 신청했다.
금성일렉트론이 개발한 기술은 64MD램의 칩사이즈를 대폭 축소하고 처
리속도를 크게 개선한 것으로 이러한 내용의 논문을 IEEE에 제출했으며
IEEE는 이를 심사, 최근 일본동경에서 개최된 초고집적 회로 심포지엄
발표논문으로 정식 채택함으로써 기술을 국제적으로 인정받았다.
칩사이즈 축소기술은 64MD램이상의 고집적 램에서 사용할 수 있는 기
초 설계기술로서 새로운 방식의 글로벌 비트라인을 사용, 공정을 쉽게
했으며 칩사이즈를 15%이상 줄인 획기적인 것이다. 또한 처리속도 개선
은 64MD램의 셀동작에 장애가 있을 때 여분의 셀로 대체되는 시간을 단
축시킨 것으로 이로인해 전체적인 처리속도를 44나노초(1나노초는 10억
분의1초)까지 끌어올렸다.
이 기술은 현재 국내및 미국에 특허출원 중이며 국내 반도체기술수준
을 더욱 높인 것으로 평가되고 있다. 또 앞으로 국책과제로 추진중인
2백56MD램 등 초고집적 반도체의 설계기술 발전에도 크게 기여할 것으로
기대된다.
한편 IEEE의 논문 채택은 석학들로 구성된 심사위원의 심사를 거쳐 확
정되는 것으로 이곳에서 채택되는 논문과 기술은 세계적으로도 우수성을
인정받고 있다.