하이닉스반도체는 오는 6월말까지 회로선폭 0.13㎛(마이크론·1백만분의 1m) 공정기술을 개발,7월부터 양산에 들어갈 계획이라고 16일 밝혔다. 하이닉스는 이천과 청주의 각각 1개 팹(단위공장)에서 0.13㎛ 회로선폭 기술을 적용한 2백56메가 D램 양산에 들어갈 예정이다. 기존의 장비를 주로 이용해 회로선폭을 0.13㎛으로 줄이는 '프라임칩' 프로젝트에 성공,설비투자 비용을 대폭 축소할 수 있게 됐다고 회사측은 설명했다. 하이닉스는 지난해에도 신규설비 없이 회로선폭을 0.15㎛으로 줄이는 '블루칩' 프로젝트에 성공,올해초부터 0.15㎛ 공정을 적용하고 있다. 특히 이번 0.13㎛ 공정에는 연구과정에서 시험생산을 병행함으로써 기술개발에서부터 양산까지 걸리는 시간을 크게 단축하게 됐다. 하이닉스는 블루칩프로젝트와 프라임칩프로젝트의 성공으로 올해 D램 생산량이 지난해보다 50% 증가하고 원가경쟁력이 높아져 앞으로 가격이 떨어지더라도 수익은 더 늘어날 것으로 내다봤다. 이 회사는 프라임칩프로젝트를 마치는 대로 내년중 회로선폭을 0.11㎛으로 더 줄이는 '골든칩' 프로젝트를 추진,업계 최고의 원가경쟁력을 갖출 계획이다. 하이닉스는 또 이천 메모리연구소내에 '3백㎜ 웨이퍼 기술개발팀'을 구성,3백㎜ 웨이퍼 양산에 대비한 연구개발 등의 작업도 진행하고 있다. 하이닉스 관계자는 "3백㎜ 시장은 장비와 재료부문이 성숙돼 있지 않아 원가부담이 큰 만큼 탄력적으로 대응할 방침"이라며 "지난 90년대말 설계된 일부 팹은 3백㎜ 팹으로 전환할 수 있는 클린룸 설비 등의 인프라를 갖추고 있다"고 말했다. 김성택 기자 idntt@hankyung.com