반도체 기판으로 쓰이는 실리콘 산화물 표면에 10나노(나노는 10억분의 1m) 이하의 탄소 나노튜브를 식각(에칭)할 수 있는 기술이 국내 연구진에 의해 개발됐다. 이에 따라 초고속 컴퓨터 등 첨단 전자제품에 사용되는 고집적 극소형 반도체 회로 제작이 한결 쉬워질 전망이다.

최희철 포스텍(옛 포항공대) 화학과 교수팀은 '꿈의 신소재'로 불리는 탄소나노튜브가 합성될 때 미량의 산소를 주입시키면 탄소나노튜브와 실리콘 산화물 표면이 열화학 반응을 일으키며 실리콘 산화물이 식각된다는 사실을 확인했다고 18일 밝혔다. 최 교수팀은 또 이 현상을 응용해 실리콘을 10나노 이하 크기로 식각하는 데 성공했다. 연구결과는 네이처 자매지인 '네이처 나노테크놀로지' 18일자 온라인판에 게재됐다.

극소형 반도체를 제작하기 위해서는 기판 표면에 회로패턴을 설계하기 위한 식각을 최대한 미세하게 해야 하는데 현재 사용되고 있는 광전사 또는 전자빔을 이용한 방법으로는 10나노 이하로 식각하는 것이 거의 불가능했다.

최 교수팀은 실리콘 식각 과정에서 산소를 약간 사용했으며 철(Fe)분자 촉매를 사용한 화학반응을 통해 실리콘 기판 위에 미세 탄소나노튜브를 식각했다. 최 교수는 "이번 연구로 극소 나노와이어 제작에 새 길이 열렸다"고 밝혔다.

오춘호 기자 ohchoon@hankyung.com