서울대 반도체공동연구소 내부/ 사진=임형택 기자
서울대 반도체공동연구소 내부/ 사진=임형택 기자
서울대가 국내 처음으로 반도체 패키징 전문 연구개발(R&D) 시설인 '차세대반도체패키지연구센터'를 설립했다. 인공지능(AI) 반도체 확산으로 미세공정뿐 아니라 칩을 쌓고 연결하는 후공정 기술의 중요성이 커지자 서울대가 전공정 인프라와 패키징 후공정 플랫폼을 결합한 산학연 연구 허브를 구축한 것이다.

서울대 반도체공동연구소(ISRC)는 23일 반도체 패키징 분야 경쟁력 강화를 위해 ‘차세대반도체패키지연구센터’를 신설하고 초대 센터장에 윤상원 서울대 전기정보공학부 교수를 임명했다고 밝혔다.

패키징은 가공을 마친 웨이퍼를 자른 뒤 칩을 쌓고 연결해 외부 회로와 전기적으로 이어주는 후공정 작업이다. 과거에는 단순 조립·포장 공정으로 여겨졌지만, 반도체 미세공정이 10나노미터(㎚·1㎚는 10억분의 1m) 이하로 접어들면서 기술적 중요성이 크게 높아졌다. 회로를 더 작게 새기는 방식만으로 성능 향상을 이어가기 어려워지자 발열 제어, 신호 보정, 신소재 적용, 전력 효율 개선 등 패키징 기술이 반도체 성능을 좌우하는 핵심 요소로 떠올랐다.

최근 반도체 산업에서는 AI 반도체의 폭발적 성장과 함께 고전력 파워패키지, 차량용 반도체, 초고주파 통신용 패키지, 방산·우주용 극한 환경 패키지 등 분야별 특성에 맞춘 고성능 패키징 수요가 빠르게 늘고 있다. 이에 따라 신호 및 전력 무결성, 발열 증가, 고속 신호 열화, 전력 효율 저하, 신뢰성 확보, 평가법 정립 등 복합 난제를 해결하기 위한 학제 간 융합 연구의 필요성도 커지고 있다.

반도체공동연구소는 이번 센터를 통해 설계, 해석, 공정, 측정, 신뢰성 평가를 아우르는 반도체 패키징 전주기 연구 플랫폼을 구축할 계획이다. 산학연 협력을 기반으로 패키징 기술 경쟁력을 높이고, 국내 후공정 분야 전문 인력 양성에도 나선다는 방침이다.

센터는 서울대 반도체공동연구소가 보유한 전공정 인프라와 새로 구축되는 패키징 후공정 플랫폼을 유기적으로 연결하는 데 초점을 맞췄다. 소자와 회로 설계 단계부터 후공정 특성을 미리 반영해 ‘소자-패키지-시스템’을 함께 최적화하는 연구 체계를 만들겠다는 전략이다.

연구소는 2027년까지 첨단 패키징 후공정 인프라와 장비를 단계적으로 완비할 예정이다. 서울대 관계자는 “차세대반도체패키지연구센터는 글로벌 기술 병목을 해결할 실천적 대안을 제시하고, 한국 반도체 후공정 생태계를 선도하는 산학연 협력의 국가적 거점 역할을 수행할 것”이라고 말했다.

최영총 기자 youngchoi@hankyung.com