하이닉스반도체는 현재 6개 D램 생산라인(팹.FAB)중 이천(2개), 청주(1개), 미국 유진(1개) 등 4개 라인에 회로선폭 0.15㎛급 공정기술을 올 연말까지 적용할 방침이라고 25일 밝혔다. 현재 하이닉스가 각 생산라인에 적용하고 있는 회로선폭 공정기술은 0.18㎛으로회로선폭이 미세화될수록 웨이퍼당 칩생산량이 올라가 원가경쟁력이 높아지게 된다. 이미 삼성전자[05930]와 마이크론은 올 상반기 생산라인 대부분을 0.18㎛에서 0.15㎛으로 전환했으며 올 연말 또는 내년 상반기중 0.13, 0.12㎛을 도입할 계획이다. 하이닉스는 이어 내년 상반기까지 회로선폭을 0.14㎛ 이하로 축소, 경쟁사의 0.13㎛과 경쟁할 수 있는 기술을 내년 중반까지 개발완료할 방침이다. 하이닉스 박상호 반도체부문 사장은 LG반도체와의 통합 2주년을 맞아 이날 오전경기도 이천 본사에서 `블루칩' 기술개발과 반도체 사업경쟁력에 대한 설명회를 갖고 이같은 내용의 0.15㎛급 기술개발 현황과 통합시너지 성과를 발표했다. 박 사장은 종전보다 3분의 1 수준의 투자만으로도 회로선폭을 획기적으로 미세화할 수 있는 개발전략인 일명 `블루칩(Blue Chip)' 프로젝트 추진을 통해 업계 선두의 원가.기술경쟁력을 확보했다고 밝혔다. 블루칩 기술은 회로선폭 미세화작업에 필수적이며 팹(Fab) 투자의 최대 50%를차지하는 리소그래피 공정에서 신규 노광장비 스캐너(Scanner) 장비 대신 기존의 스테퍼(Stepper)를 사용, 투자비를 획기적으로 절감할 수 있다고 박 사장은 설명했다. 이에따라 기존 0.18㎛급과 비교하면 생산성이 1.7배에 달하고 경쟁사 대비 웨이퍼당 칩 개수도 최대 10% 증가한다고 하이닉스는 추정했다. 박 사장은 "현 반도체 경기상황이 3∼4분기 계속된다면 삼성전자[05930]와 마이크론은 물론 D램 산업 전체가 엄청난 타격을 입을 것"이라며 "하이닉스가 `블루칩'프로젝트를 통해 원가측면을 잘 관리한다면 경쟁사보다 영업이익이 앞설 것"이라고주장했다. 박 사장은 앞으로 12인치(300㎜) 웨이퍼 공장 건설을 위해 회사내에 별도의 준비팀을 구성했다고 밝혔다. 한편 하이닉스는 LG반도체와의 통합당시 1만6천명이던 반도체 부문 인력이 통합후 2만2천명으로 늘었으나 사업부 분사 등을 통해 현재 1만4천명 수준으로 줄였으며같은 기간 1인당 생산량(64메가D램 환산기준)을 336%로 대폭 증가시켰다고 밝혔다. 제품 포트폴리오 측면에서 99년 상반기 93%이던 D램 의존도를 2000년 상반기 87%, 올해 상반기 71%로 낮췄으며 앞으로 60% 대로 줄일 방침이다. 비메모리 부문인 시스템IC의 경우 작년 상반기 7%에서 올 상반기 22%로 대폭 늘어났다고 하이닉스는 밝혔다. (이천=연합뉴스) 노효동기자 rhd@yna.co.kr