펫 겔싱어 대표 설명회서 밝혀
파운드리 진출 앞두고 기술력 과시
아마존, 퀄컴 고객사로 확보

"TSMC 삼성 등의 nm 선폭 잘못됐다" 지적
용어 바꿔서 인텔만의 기술력 명확히 알릴 것

ASML과 협력 강화해 차세대 EUV 도입
삼성이 자랑하는 GAA 기술도 개발 시도
패키징(후공정) 기술에도 적극 투자
팻 겔싱어 인텔 CEO. 한경DB

팻 겔싱어 인텔 CEO. 한경DB

인텔이 "과거의 영광을 되찾겠다"고 선언했다. '2025년'이란 시점을 못박고 "반도체 기술 리더십을 확고하게 할 것"이라고 발표했다. 신기술 개발, ASML 등 세계적인 반도체 장비 업체들과의 협업, 패키징 기술 고도화 등을 통해 세계 최초로 '옹스트롬(A, 1A=0.1nm)' 단위로 명명한 칩을 파운드리(반도체 수탁생산) 공정 등에서 양산할 계획이다.

인텔은 최근 수 년 간 CFO(최고재무책임자) 출신 대표(CEO)들의 소극적인 투자 등의 영향으로 기술 개발에 어려움을 겪었다. 올초 엔지니어 출신 펫 겔싱어 대표 취임 이후 이뤄지고 있는 공격적인 '기술 경쟁력 회복' 전략의 연장선상이란 분석이 나온다.

지난 3월 재진출을 선언한 파운드리(반도체 수탁생산) 시장을 겨냥한 것이란 평가도 있다. TSMC, 삼성전자 파운드리사업부 등과 본격 경쟁하기 앞서 '인텔 기술력이 경쟁사 대비 떨어진다'는 세간의 평을 불식시키기 위한 것이란 얘기다.
2025년부터 원자 단위 공정 가동...아마존 퀄컴 고객사로 확보
팻 겔싱어 인텔 대표(CEO)는 27일(미국시간 26일) 열린 온라인 기술전략 설명회 '인텔 엑셀러레이트'에서 차세대 공정·패키징 관련 로드맵을 공개했다. 첫번째 옹스트롬(A, 1A=0.1nm) 공정인 인텔 20A, 즉 2nm 공정에서 2024년부터 제품을 양산하고 2025년엔 한 단계 더 발전한 인텔18A(1.8nm) 공정에서 제품을 대량생산한다는 계획이다.

현재까지 TSMC나 삼성전자도 3nm 공정 스케줄에 대해 언급한 적은 있지만 3nm 미만 공정에 대해 공식 얘기한 적은 없다. 겔싱어 대표는 "인텔은 첨단 패키징 분야에서의 리더십을 바탕으로 2025년까지 '공정 성능 리더십'으로 가는 확실한 길을 모색하고 있다"며 "트랜지스터에서 시스템 레벨까지 기술 진보를 제공하기 위해 비교 불가한 혁신을 거침없이 추구할 것"이라고 말했다.

인텔은 20A 개발을 위해 두 가지 혁신 기술인 '리본펫(Ribbon FET)' 등을 활용할 계획이다. 리본펫은 인텔이 GAA(Gate-all-around·게이트올어라운드) 기술을 적용한 기술이다. 인텔이 2011년 핀펫 이후 처음 선보이는 새로운 기술이다.

GAA 기술은 칩에서 좀 더 세밀하게 전류를 조정할 수 있게해 높은 전력효율을 얻을 수 있도록 한 차세대 기술이다. 반도체업계에선 GAA와 관련해선 삼성전자가 가장 앞서있다는 평가가 나온다. 삼성전자는 이르면 내년 가동하는 3nm 공정부터 GAA를 도입할 계획이다. 이에 인텔도 GAA 기술 도입을 통해 경쟁에서 뒤처지지 않겠다는 뜻을 나타낸 것이다. 기술 개발을 총괄하는 산제이 나타라잔 인텔 수석 부사장은 이날 "리본펫이 업계 최초 GAA 트랜지스터라고 말할 순 없지만, 업계 최고의 GAA 트랜지스터라고 확신할 수 있다"고 강조했다.

인텔은 20A 공정 등을 앞세워 대형 고객사를 확보했다. 인텔은 이날 보도자료를 통해 "아마존과 퀄컴을 파운드리 사업의 고객사로 유치했다"고 공개했다. 팹리스(반도체 설계전문 업체) 퀄컴은 삼성전자와 TSMC의 대형 고객사다. 자체 칩 개발을 준비 중인 아마존도 파운드리업체 입장에선 '놓쳐선 안 될 잠재 고객사'로 꼽힌다. 인텔이 기존 파운드리 시장을 공략하기 시작했다는 평가가 나온다.
ASML과 협업 강화해 '차세대 EUV 장비' 먼저 도입
TSMC, 삼성전자 같은 파운드리업체들이 쓰는 5nm(나노미터, 10억분의 1m) 등의 선폭(트랜지스터 게이트의 폭)에 대해서도 "혼란을 주고 있다"고 지적했다. 겔싱어 대표는 "기존의 nm 기반 프로세스 공정의 명칭이 실제 게이트 길이와는 일치하지 않는다는 사실을 1997년부터 인식해 왔다"며 "인텔은 반도체 공정에 대한 새로운 명칭을 도입해 고객이 업계 전반의 나노 공정을 보다 정확하게 볼 수 있게 할 것"이라고 설명했다. 이에 따라 인텔은 기존 10nm 슈퍼핀 공정의 업그레이드버전을 nm 표시 없이 '인텔 7', 인텔 7nm라 불렸던 공정을 '인텔 4' 등으로 부르기로했다.
인텔의 미국 애리조나 공장 전경. 인텔 제공

인텔의 미국 애리조나 공장 전경. 인텔 제공

EUV 노광장비를 단독 생산·공급하는 ASML과의 협업도 강화한다. 인텔은 지금까지 EUV 장비를 활용한 제품을 양산하지 않고 있다. 2022년 하반기부터 생산 예정인 인텔 4 공정(TSMC, 삼성전자의 5nm 공정으로 추정)에 전면 도입할 계획이다. 20A, 18A 등을 개발하기 위해선 ASML의 차세대 EUV 장비인 'High NA EUV'를 가장 먼저 도입, 배치할 계획이다. 겔싱어 대표는 "인텔은 현재 세대의 EUV를 뛰어 넘는 업계 혁신의 성공을 확보하기 위해 ASML과 긴밀히 협력하고 있다"고 말했다.
파운드리 진출 앞두고 '기술력 우려' 불식시킬 목적
인텔의 이같은 전략은 파운드리 시장에서 벌어질 TSMC, 삼성전자 등과의 경쟁에서 '밀리지 않겠다'는 강한 의욕을 나타낸 것이란 평가가 나온다. 인텔의 공정 기술력이 경쟁사 대비 떨어지지 않는다는 것을 강조해 고객사 확보전에서 손해보지 않겠다는 것이다. 겔싱어 대표는 "공개된 혁신은 인텔의 제품 로드맵을 가능하게 할 뿐만 아니라 파운드리 고객에게도 매우 중요한 역할을 할 것"이라며 "이제 인텔 파운드리의 활약이 본격적으로 시작될 것"이라고 강조했다.

갤싱어 대표는 패키징 기술에 대해서도 상당 시간을 할애해 설명했다. 패키징은 웨이퍼 상의 반도체를 자르고 전기선을 연결해 전자기기에 붙일 수 있게 가공하는 공정이다. 반도체 제조 기술이 한계에 봉착할 것으로 전망되면서 칩의 효율성을 높이는 패키징 기술의 중요성이 커지고 있는 상황이다. 이날 인텔은 '포베로스 옴니', '포베로스 다이렉트'라고 이름 붙인 첨단 패키징 기술을 2023년 이후 양산에 적용할 것이라고 발표했다. 포베로스는 웨이퍼에서 칩을 자르지 않은 상태에서 건물을 짓듯 위로 칩들을 수직으로 연결하는 3D 패키징 기술이다.

실리콘밸리=황정수 특파원 hjs@hankyung.com

ⓒ 한경닷컴, 무단전재 및 재배포 금지