삼성, 새해 시설투자에 속도…'2030 시스템반도체 1위' 달성 박차

평택 3공장 완공·4공장 착공·美테일러시 공장 착공 등 줄줄이 예정
초미세 공정 기술력도 확보…올해 GAA 기술 적용한 3나노 1세대 양산

삼성전자가 새해에 반도체 신공장 착공 및 준공 등 대규모 투자에 박차를 가한다.

경기 평택캠퍼스의 세 번째 반도체 생산라인 'P3' 공장 완공과 네 번째 생산라인 'P4' 착공, 미국 파운드리 2공장 착공 등이 줄줄이 예정돼있다.

글로벌 메모리 반도체 1위 기업으로서 '초격차'를 유지할 뿐만 아니라 2030년까지 시스템반도체 분야 세계 1위 목표 달성을 위해 투자에 속도를 내는 것이다.

2일 업계에 따르면 2020년 4월 착공한 삼성전자 평택 3라인(P3)은 최근 건물 골조 공사를 거의 마쳤다.

업계 관계자는 "현재 외관 골조 공사가 거의 마무리돼 공정률은 50% 이상으로 보면 된다"며 "골조 공사를 마치면 장비 반입을 위한 각종 준비 작업이 시작된다"고 전했다.

P3라인의 완공 예정일은 애초 2023년으로 알려졌으나, 지난해 5월 삼성전자는 완공 시기를 2022년 하반기라고 밝혔다.

업계에서는 장비 반입과 시운전 등을 고려하면 본격적인 가동 시기는 2023년이 될 가능성이 있는 것으로 보고 있다.

P3라인은 클린룸(먼지·세균이 없는 생산시설) 규모만 축구장 면적의 25개 크기로, 현존하는 단일 반도체 라인 가운데 세계 최대 규모다.

이곳에서는 극자외선(EUV) 기술이 적용된 14나노 D램과 5나노 로직 제품이 양산될 예정이다.

삼성전자는 최근 P4라인 건설을 위한 부지 정지 작업 등 준비작업에도 착수한 것으로 전해졌다.

업계 관계자는 "작년 말 P4라인 준비가 시작된 것으로 안다"고 말했다.

올해 본격적으로 공사가 시작되면 2024년께 완공될 것으로 보인다.

다만 삼성전자 측은 "P4라인에 대한 구체적인 계획은 공개가 어렵고, 아직 정해진 바도 없다"는 입장이다.

삼성전자 평택캠퍼스는 여의도 면적(약 290만㎡)과 비슷한 총 289만㎡(약 87만평) 규모로, 반도체공장 6개를 지을 수 있는 부지가 있다.

P1과 P2는 2017년과 2020년에 각각 가동을 시작했다.

여기에다 P3라인에 이어 P4라인 건설이 본격화되면 공장 부지의 절반 이상이 가동 중이거나 공사 중인 상태가 된다.

삼성전자는 세계 최대 규모의 반도체 클러스터인 평택캠퍼스를 최첨단 제품을 양산하는 전초기지이자 글로벌 반도체 공급기지로 만든다는 구상이다.

지난해 투자가 확정된 미국 텍사스주 테일러시의 20조원 규모 파운드리(위탁생산) 공장은 2024년 하반기 생산을 목표로 올해 상반기에 착공한다.

외신에 따르면 삼성전자는 우선 공장 건설을 위한 인프라 작업을 진행할 예정이다.

윌리엄슨 카운티는 최근 삼성전자 테일러 공장 부지의 접근성을 높이기 위해 약 2.4마일(약 4㎞) 길이의 도로 확장 공사를 진행할 계획이라고 발표했다.

테일러 부지 남쪽 윌리엄슨 카운티 내에 기존 2차선 도로를 4차선으로 확장하는 것을 포함해 도로 직선화, 도로 신설 공사를 할 계획이다.

이 공사에는 총 2천200만달러가 투입되며 삼성전자가 비용 일부를 지원한다.

테일러시 신규 라인에는 첨단 파운드리 공정이 적용돼 5G, HPC(High Performance Computing), AI(인공지능) 등 다양한 분야의 첨단 시스템 반도체가 생산될 예정이다.

삼성전자는 테일러시 신규 라인이 평택 3라인과 함께 '시스템 반도체 비전 2030' 달성을 위한 핵심 생산기지 역할을 할 것으로 보고 있다.

삼성전자는 메모리 분야에서는 명실상부한 세계 1등이지만, 파운드리 분야에서는 1위 기업인 대만의 TSMC와의 점유율 격차를 좀처럼 좁히지 못하고 있다.

대만 시장조사기관 트렌드포스에 따르면 작년 3분기 기준 파운드리 시장 매출 점유율은 TSMC가 53.1%로 압도적 1위였고, 2위인 삼성전자는 17.1%에 그쳤다.

삼성전자는 파운드리 생산능력을 더 키우기 위한 시설 투자와 함께 초미세 공정 기술력 확보에도 힘을 쏟고 있다.

특히 차세대 3나노 이하 공정에서 기술력을 앞세워 TSMC를 추월한다는 계획이다.

삼성전자는 올해 상반기에 차세대 트랜지스터 구조 GAA(Gate-All-Around) 기술을 적용한 3나노 1세대 파운드리 제품을, 2023년에는 3나노 2세대 제품 양산을 각각 시작할 계획이다.

GAA는 기존 핀펫(FinFET) 기술보다 칩 면적은 줄이고 소비전력은 감소시키면서도 성능을 높인 신기술로, TSMC는 2나노부터 GAA 기술을 적용할 것으로 알려졌다.

/연합뉴스