하이닉스는 20% 가량 생산원가를 줄일 수 있는 '웨이퍼 레벨 패키지' 기술을 적용한 4기가바이트(GB) DDR2 초소형 서버용 모듈을 개발했다고 23일 밝혔다.

이 기술은 웨이퍼 가공 후 하나씩 칩을 잘라내 패키징하던 기존 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정과 테스트를 진행한 후 칩을 절단해 완제품을 만들어내는 방식으로 20% 원가 절감이 가능하다는게 하이닉스의 설명이다.

또 기존 패키지 대비 면적이 절반으로 줄어들어 모듈을 제작할 때 두 배 많은 칩을 배열해 고용량를 구현했다.

하이닉스 관계자는 "웨이퍼 레벨 패키지는 내부와 외부를 연결하는 금속 배선이 칩 바로 위에 형성돼 저항이 작고 고속동작에 유리하다"며 "차세대 제품인 DDR3, DDR4 등 고속 디바이스에도 적용할 계획"이라고 말했다.

한경닷컴 박철응 기자 hero@hankyung.com

기사제보 및 보도자료 open@hankyung.com