현대전자가 차세대 메모리 반도체용 새로운 공정기술을 개발했다고
25일 발표했다.

현대가 이번에 개발한 기술은 탄탈륨 질산화(TaON)막 캐패시터(축전기)제조
공정 기술로 메모리 칩 내부 셀에 유전체 물질인 "탄탈륨 질산화"막을
증착해 캐패시터를 형성하는 역할을 한다.

회로선폭을 0.18미크론m(미크론,1미크론은 1백만분의 1m)이하로 줄여야하는
2백56메가 D램 이상 차세대 메모리 제품 양산에 필수적인 기술이다.

캐패시터는 두개의 분리된 전극사이에 절연체를 채워 일정한 전하를
저장하도록 설계된 전자 소자다.

현대측은 제조공정이 단순한 탄탈륨 질산화막 기술을 적용할 경우
공정단계를 30%이상 줄일수 있어 제조비용 또한 40%가량 절감할수
있다고 설명했다.

현대는 이 기술을 회로선폭 0.15미크론m 이하 미세 회로공정으로 제조되는
2백56메가 D램을 비롯,0.13미크론m 이하 초미세회로 기술이 적용될 것으로
예상되는 5백12메가,1기가 D램 제품 생산에 적용할 방침이다.

이와 관련,현대전자는 핵심공정에 채용되는 저압화학증착장비(LP-CVD)를
국내 반도체장비업체인 주성엔지니어링과 공동으로 국산화했다.

강현철 기자 hckang@ked.co.kr

( 한 국 경 제 신 문 1999년 11월 26일자 ).